Bon, sur ce que tu as envoyé, je ne constate pas d'avarie particulière, si ce n'est cet endroit où la carte est légèrement blanchi, entre le milieu de la puce I16 et des deux connecteurs, presque entre les deux (dont celui du câble péritel), qu'on voit bien sur cet agrandissement (ou j'ai annoté quelques pattes, pour la suite) :
- memoire_I16.jpg (298.9 Kio) Consulté 4720 fois
J'ai pas l'impression que ce soit un reflet, parce qu'on le voit même sur des photos avec un éclairage différent. Ce n'est peut-être rien... même si j'aurais tendance à penser que près des connecteurs, la carte est plus exposée à des torsions susceptibles de faire jouer les soudures, qui ont quand même l'air bonnes sur ce qu'on voit (en tout cas sur le dessus).
Maintenant quelques explications : si je privilégie ce composant pour l'instant, c'est parce que, après analyse la plupart de tes copies d'écran, la mémoire vidéo "point" (ou trait, ou forme) m'a l'air de fonctionner à peu près correctement, et si c'est bien le cas, par élimination ça permet d'éliminer d'autres hypothèses pour le moment.
On peut se rapporter aux schémas des documentations que j'ai déjà cités, pour mieux voir comment fonctionne la sortie vidéo depuis la mémoire. Pour résumer :
- le Gate-Array commande toutes les mémoires (activation lecture ou écriture, adressage, rafraîchissement), il déclenche notamment, selon l'adressage, l'activation de chaque mémoire vidéo, et des composants qui vont "dispatcher" ensuite ses données pour générer l'image en sortie.
- Si l'adressage des mémoires transite par le gate-array, ce dernier n'accède pas au bus de données des mémoires vidéos. Le CPU peut lire ou écrire leur contenu via des "buffers" bidirectionnels (I05 pour la RAM A / "point" et I11 pour la RAM B/"couleur")
- Sans que le processeur ne se rende compte de rien (entre ses cycles) le contenu des mémoires vidéo est perpétuellement dirigé vers un registre à décalage (I19) qui "égraine" chaque bit d'un octet de "points" puis selon sa valeur, va activer soit le registre "couleur trait" (I28)" ou "couleur fond" (I27) dans lesquels ont été dispatchés dans le bon ordre les bits de l'octet à la même adresse dans la mémoire "couleur".
Or, on a constaté que les bits touchés correspondaient à la moitié d'un octet "couleur" en mémoire, c'est pourquoi j'aurais tendance à exclure les buffers "couleur" de sortie (et le reste en aval) car les bits y ont déjà été dispatchés et séparés par couleur "fond" ou "trait" (respectivement séparés et regroupés en b0,b1,b2,b7 et b3,b4,b5,b6).
Comme le reste de la mémoire semble correctement "signalée" et "adressée", on aurait tendance à mettre hors de cause le gate-array, et visiblement ses signaux de déclenchement de la mémoire "couleur" LSB (qui contient les 4bits inférieurs) ont l'air généralement corrects (par exemple la teinte de fond qui va bien, à l'exception du bit "pastel") et sont partagés par l'autre puce mémoire (celle qui contient les 4 bits supérieurs, MSB) qui semble défaillante ou mal connectée. Voilà pour les détails techniques de mon hypothèse.