Par rapport à la version précédente, les modifications sont :
- Utilisation du fichier ram.txt pour décrire les composants mémoires.
- Renommage du fichier database.txt en logic.txt.
- Nettoyage et optimisation du code.
Voici un exemple :
Code : Tout sélectionner
$4416
16384 x 4 dynamic random-access memory
18
DRAM
RAS 5
CAS 16
WE 4
OE 1
GND 18
VCC 9
R 14 13 12 11 8 7 6 10
C 13 12 11 8 7 6
D 2 3 15 17
Q 2 3 15 17
La ligne suivante est la description du composant.
La ligne suivante est le nombre de broches.
La ligne suivante indique le type de mémoire, DRAM ou SRAM.
L'ordre de ces 4 premières lignes obligatoires doit être respecté.
Les lignes suivantes présente les signaux de contrôle et d'alimentation, suivi du numéro de broche associé. Les signaux reconnus sont CS, RAS, CAS, WE, OE, GND et VCC.
Les lignes suivantes présente les bus d'adresse et de donnée, suivi des numéros de broches associés. Les bus reconnus sont R pour l'adresse de ligne, C pour l'adresse de colonne, D pour les données en écriture et Q pour les données en lecture. Pour les composants SRAM il est possible d'utiliser A pour spécifier le bus d'adresse.
Le fichier se termine par un $.
En ce qui concerne la future extension, la génération du +12 V et du -5 V fonctionne.
Par contre, l'ADG1334 n'est pas idéal. Analog Devices me conseille d'utiliser un ADG1434 plus adapté à des lignes d'alimentation. Je suis en attente du composant pour poursuivre.
Le schéma est terminé, le routage également. Les ADG1334 et ADG1434 sont compatibles broche à broche, donc aucune modification ne sera nécessaire et la fabrication de PCB sera rapide, dès validation de la partie alimentation.