Je finirai de vous faire partager une dernière fois mon (léger) désarroi sur un truc plutôt pénible à la longue, mais malheureusement souvent de mise ici, en tout cas en ce qui me concerne :
J'ai répondu à Carl sur "AB" (en paraphrasant le texte qu'il a lui même publié) aucune réaction, pas grave. Mokona fait ensuite exactement la même réponse 2 heures plus tard, et il a droit à "merci pour le retour" dans les 5 minutes.
J'avais pris la peine d'expliquer hier le 74LS138 et les lignes CEx du VG5000 à Phil (schéma à l'appui, et après avoir indiqué que c'était déjà dans la doc) il me répond que ce n'est pas son truc, OK, mais son copain Irios vient redire la même chose vite fait, et direct :
J'avais justement posé ici la même question hier matin (et même commencé à y répondre) sans le moindre retour depuis, mais pour les copains, c'est réponse ou félicitations dans les 5 minutes :6502man a écrit :Merci Irios
est ce que tu peux expliquer la partie control par le PORT 01 détaillé dans cette partie : ?
http://forum.system-cfg.com/download/file.php?id=6397
Bref, la même explication que dans la doc indiquée (mélangée avec du Z80 brut de jargon), mais encore plus imbitable... malgré tout, ça n'empêchera évidemment pas les chaleureux remerciements du microcosme !irios a écrit :Alors le port $01 du Z80 est utilisé avec les signaux IORQ/, RD/, WR/ et le bus DATA (D0 à D7).
Ici, il faut que le bit D7 soit à 1 pour désactiver la ROM interne (block A) et à 0 pour activer la ROM interne. Cette désactivation se fait par l'intermédiaire du signal CSROM1 présent sur le port d'extension. Ce signal doit être connecté à la sortie Q d'une bascule flip-flop (74LS74), son entrée D doit être reliée au bit D7 et l'horloge CK doit être reliée au signal généré par une porte ET qui voit en ses entrées les signaux IORQ/ et WR/
Bon, je veux pas vous gâcher la satisfaction de cet entre-soi plus longtemps et je vous souhaite un excellent weekend entre vous!